LAPORAN AKHIR





1. Jurnal [Kembali]




2. Hardware [Kembali]



 
3. Video Simulasi  [Kembali]


 
4. Analisa [Kembali]
  • Ubahlah gerbang logika AND menjadi gerbang logika OR kemudian periksalah hasilnya.
Ketika dilakukan simulasi menggukan proteus rangkaian tersebut dimodifikasi dari gerbang logika AND dirubah menjadi gerbang logika OR, maka hasil yang di dapatkan  terjadi perubahan.


Ketika dilakukan simulasi menggukan proteus rangkaian tersebut dimodifikasi dari gerbang logika 
AND dirubah menjadi gerbang logika OR, maka hasil yang di dapatkan terjadi perubahan.

Pada percobaan ketika kondisi A=0 B=0 C=0 D=0 maka inputnya sama-sama berlogika 0 namun 
setelah diadakan perubahana maka akan menghasilkan inputnya berlogika sama-sama berlogika 1.



 
5. Link Download [Kembali]

File Video - Download
File HTML - Download 

Tidak ada komentar:

Posting Komentar